Projet de synthèse de l'électronique analogique : réalisation d'une balance à jauges de contrainte
P. Lagonotte 1, J.P. Le Bourg 1, T. Doget 1 et J.P. Allard 1 (IUT Poitiers)
J3eA - Vol. 4, Hors-Série 2 - 20 (2005).
Mis en ligne le 14 octobre 2005.
Article (PDF) (350 Ko) 
Résumé
Nous présentons dans ce document un projet d’électronique qui a la particularité d’être à la fois concret et appliqué à la réalisation d’un « instrument de mesures » (une balance à jauges de contrainte), et d’autre part d’être suffisamment simple pour des élèves de 1ère année et suffisamment ambitieux pour mettre en oeuvre différents montages à amplificateurs opérationnels étudiés lors du cours et des travaux dirigés. L’étude détaillée du montage électronique est présentée dans ce document ainsi que le schéma global du montage. Une part de ce projet est consacrée à la prise en main d’un logiciel de C.A.O. par les étudiants allant de la saisie de schéma jusqu’au routage du circuit imprimé. Ce projet est également l’occasion d’aborder des problèmes technologiques comme les défauts et les tolérances des différents composants, les réglages par potentiomètres, le découplage des alimentations, l’implantation et l’accessibilité des différents éléments.
Mots-clés : électronique analogique, instrumentation, jauges de contrainte, projet 1ère année d’I.U.T.
© EDP Sciences, 2005.
|
Ce colloque CETSIS-EEA 2003 est la quatrième édition de cette manifestation bisannuelle organisée par le club EEA, Association des Enseignants et des Chercheurs en Électronique, Électrotechnique, Automatique, Signal et Images&
Voir l'introduction
1 IUT de Poitiers, Département G.E.I.I., 6 allée Jean Monnet, F-86010 Poitiers CEDEX, France.
Article (PDF) (350 Ko) 
|
|
 |
|